Xilinx SDAccel / SDSoC 2018.2 Год/Дата Выпуска: 2018 Версия: 2018.2 Разработчик: Xilinx Inc. Разрядность: 64bit Язык интерфейса: Английский Таблэтка: присутствует Системные требования SDAccel: Наличие одного из ускорителей: • Xilinx Kintex UltraScale FPGA KCU1500 Reconfigurable Acceleration card based on XCKU115-FLVB2104-2-E FPGA, • Xilinx Virtex UltraScale+ FPGA VCU1525 Reconfigurable Acceleration card based on XCVU9P-L2FSGD2104E FPGA. Хост-компьютер для ускорителя с характеристиками: • Мат. плата с поддержкой слота PCIe Gen3 X8 slot, • 64 ГБ ОП, • 100 ГБ свободного места на жестком диске. Компьютер для программирования: ПЭВМ с установленной средой Vivado Design Suite 2018.2 и кабелем Xilinx Platform Cable USB 2 (HW-USB-II-G). ОС Red Hat Enterprise Workstation/Server 7.3-7.4 (64-bit), CentOS 7.2, Ubuntu Linux 16.04.3 LTS (64-bit) Системные требования SDSoC: Наличие одной из платформ разработчика: • ZC702, ZC706, ZedBoard на базе Zynq-7000 SoC, • ZCU102, ZCU104, ZCU106 на базе Zynq UltraScale+ MPSoC. Для Windows версии: ОС Microsoft Windows 7/ 8.x/ 10 Professional (64-bit); Для Linux версии: ОС Red Hat Enterprise Workstation 6.7 / 6.8, Red Hat Enterprise Workstation/Server 7.3-7.4 (64-bit), CentOS 7.2/ 7.3/ 7.4 (64-bit), Ubuntu Linux 16.04.3 LTS (64-bit) Описание: SDAccel — это система программирования на OpenCL, С/С++ для гетерогенных систем с реализацией аппаратных ускорителей на FPGA фирмы Xilinx. OpenCL является одним из вариантов применения языка С++ для разработки прошивок ПЛИС. SDAccel поддерживает любую комбинацию из OpenCL, C, и C ++ ядер с библиотеками для проектирования FPGA. Эта среда позволяет выполнять параллельное программирование как центрального процессора, так и FPGA ускорителей. Среда разработки SDSoC предназначена только для Zynq (это микросхема в которой в одном корпусе есть ПЛИС и процессор АРМ). Доп. информация: Начиная с версии 2016.3 SDAccel и SDSoC объединены в один пакет под названием SDx. SDSoC работает в Windows и Linux. SDAccel работает только под некоторыми версиями Linux. SDSoC и SDAccel характерны тем, что проект ПЛИС уже отходит на второй план. На первом плане — алгоритм. Обе системы позволяют провести моделирование на уровне исходного алгоритма написанного на С/C++ и далее перевести его на ПЛИС. Это позволяет резко увеличить сложность алгоритма. Если сравнить программирование для ПЛИС на VHDL/Verilog и на С/С++, то напрашивается аналогия между программированием для обычных процессоров на С/C++ и на ассемблере. На ассемблере можно сделать более компактный и быстрый код, а на С/С++ можно написать более сложную программу.
You cannot post new topics in this forum You cannot reply to topics in this forum You cannot edit your posts in this forum You cannot delete your posts in this forum You cannot vote in polls in this forum You cannot attach files in this forum You can download files in this forum
![[Quote]](./templates/default/images/lang/en/icon_quote.gif "Reply with quote"){kind=icon}
![[Profile]](./templates/default/images/lang/en/icon_profile.gif "View user's profile"){kind=icon}
![[PM]](./templates/default/images/lang/en/icon_pm.gif "Send private message"){kind=icon}
